DI-FITS
Offene Design-Methodik zur Standardisierung und Automatisierung der IPIntegration in Chip-Architekturen
Semiconductor Intellectual Property (IP), bezieht sich auf vorgefertigte und geprüfte Komponenten, sogenannte IP-Komponenten, die bei der Herstellung von Halbleiterchips oder integrierten Schaltkreisen (ICs) verwendet werden.
Forschungsgebiet:
- Laufzeit:
- 01.02.2026 - 31.01.2029
- Projektstatus:
- laufend
- Einrichtungen:
- Fakultät für Informatik und Mathematik
- Projektleitung:
- Prof. Dr. Stefan Wallentowitz
- Förderprogramm:
- Zielgerichtet Lücken schließen bei Design-Instrumenten für souveräne Chipentwicklung
- Drittmittelart:
- Bund
- Projektart:
- Forschung
IP-Komponenten sind vielleicht das wissensintensivste und prägendste Element in der Informations- und Kommunikationstechnologien (IKT) und eine ihrer wertschöpfungsstärksten Bestandteile. Trotz der fundamentalen Rolle von IP-Komponenten im modernen IC-Designs bleibt die- Anpassung dieser Komponenten an die jeweilige Zielarchitektur ein wesentlicher Kostenfaktor bei deren Wiederverwendung. Ein weit verbreiteter Ansatz ist die Definition von Schnittstellen und Regeln, wie die Schnittstellen einer IP-Komponente zu gestalten sind. Dies erfordert einen gewissen Mehraufwand, was die Entwicklung teurer macht. Insbesondere bei den an Bedeutung gewinnenden Open Source IP ist die Akzeptanz und Einhaltung von Regeln nur schwer durchzusetzen. Experten sprechen hier sogar von einer Verschiebung bei der Verifikation für Open Source, hin zum Anwender.
Der primäre Ansatz, der im Projekt FITS verfolgt wird, ist daher nicht nur die Definition von Regeln für die Nutzung von IP, sondern die Erforschung und Bereitstellung von Verfahren, die eine überprüfbare und nachvollziehbare Konformitätsprüfung von IP ermöglichen und daraus automatisiert eine Anpassungsschicht um IP-Komponenten generieren. Zu diesem Zweck strebt FITS eine Open-Source-Werkzeugumgebung an, die folgende Aspekte abdeckt:
- Definition eines Spezifikationsformats (FITS-IR), bzw. die Erweiterung bestehender Formate, zur Beschreibung von IP-Komponenten, hier insbesondere bezüglich der Parametrisierbarkeit und des Protokollverhaltens.
- Algorithmisches Matching von Parametern und Verhalten von IP-Komponenten in hierarchischen Designs.
- Generierung von Anpassungsschichten zur Übersetzung von Schnittstellenarchitekturen und –protokollen.
- Unterstützende Analysen zur Einbeziehung existierender IP.
Projektförderung